在半導(dǎo)體制造持續(xù)向更小制程、更大晶圓尺寸發(fā)展的今天,12英寸晶圓已成為高端芯片制造的主流。等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)作為薄膜沉積工藝中的關(guān)鍵環(huán)節(jié),其工藝質(zhì)量與設(shè)備穩(wěn)定性直接影響了器件的性能與良率。
12英寸PECVD是推動摩爾定律延續(xù)的關(guān)鍵引擎之一,其重要性體現(xiàn)在:
1.晶體管性能提升的賦能者
在先進(jìn)制程結(jié)構(gòu)中,通過沉積精確的應(yīng)力薄膜,直接調(diào)控晶體管溝道的應(yīng)力狀態(tài),是提升驅(qū)動電流、降低功耗的核心技術(shù)之一。
2.先進(jìn)互連技術(shù)的支撐點(diǎn)
隨著芯片集成度提高,互連層數(shù)多達(dá)十幾層。12英寸PECVD沉積的low-k / Ultra low-k介質(zhì)膜是降低線間電容、防止信號串?dāng)_和延遲,提升芯片運(yùn)算速度、降低功耗的關(guān)鍵。此外,其卓越的間隙填充能力確保了復(fù)雜互連結(jié)構(gòu)的可靠絕緣。
3. 提升效能與降低成本的核心
單片12英寸晶圓所能產(chǎn)出的芯片數(shù)量是8英寸的2.5倍以上,大幅降低了單片芯片的制造成本。同時,其更高的自動化水平和生產(chǎn)效率,使得大規(guī)模、經(jīng)濟(jì)地生產(chǎn)先進(jìn)芯片成為可能。
基于12英寸PECVD技術(shù)的上述關(guān)鍵作用,邑文科技緊跟產(chǎn)業(yè)升級趨勢,正式推出自主研發(fā)的12英寸電容耦合等離子體增強(qiáng)化學(xué)氣相沉積設(shè)備(SPV 12D),為先進(jìn)半導(dǎo)體制造,提供高性能、高穩(wěn)定性的國產(chǎn)化薄膜沉積解決方案。該設(shè)備目前已深入布局12英寸先進(jìn)制程領(lǐng)域,是推進(jìn)12英寸PECVD機(jī)型國產(chǎn)化的重要力量。
一、邑文科技12英寸PECVD產(chǎn)品概述
產(chǎn)品介紹
SERIC Plasma SPV 12D 是邑文自主研發(fā)設(shè)計的一款高性能12英寸等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)薄膜設(shè)備,旨在為半導(dǎo)體集成電路制造企業(yè)解決先進(jìn)制程中薄膜沉積的均勻性、致密性和工藝穩(wěn)定性等核心問題,助力客戶實現(xiàn)高性能、高可靠性的集成電路生產(chǎn)。
超凡的薄膜均勻性:搭載自主研制的高精度等離子體源與反應(yīng)腔室智能氣流控制系統(tǒng),可在整個12英寸晶圓上實現(xiàn)優(yōu)于<1.5%的薄膜厚度均勻性與匹配的應(yīng)力。這意味著更高的良率、更一致的器件性能。
廣泛的材料體系:全面支持多種關(guān)鍵介質(zhì)薄膜的沉積,包括:
SiO?(氧化硅):作為標(biāo)準(zhǔn)的隔離層和保護(hù)層。
SiN(氮化硅):優(yōu)異的刻蝕停止層和鈍化層。
SiON(氮氧化硅):用于抗反射涂層和柵極介質(zhì)。
低k介質(zhì)材料:助力降低RC延遲,提升芯片速度。
超高吞吐率:優(yōu)化的多腔室集群架構(gòu)與高速機(jī)械手傳輸系統(tǒng),將單wafer處理周期降至最低,產(chǎn)能顯著提升,降低單芯片制造成本。
卓越的顆??刂婆c uptime:采用邑文專利的腔室清潔技術(shù)與顆??刂品桨?,將晶圓顆粒污染控制在<10顆(@>0.06μm)的極低水平。模塊化設(shè)計與先進(jìn)的故障預(yù)測診斷系統(tǒng),確保了設(shè)備超過90%的持續(xù)穩(wěn)定運(yùn)行時間,提高產(chǎn)線運(yùn)轉(zhuǎn)效率。
智能化與自動化:全面兼容工廠自動化系統(tǒng),支持SECS/GEM通訊協(xié)議,實現(xiàn)全自動化晶圓生產(chǎn)與數(shù)據(jù)追蹤,確保每一片晶圓都處于最佳工藝窗口。
成熟穩(wěn)定的平臺設(shè)計:基于經(jīng)過市場驗證的成熟平臺,關(guān)鍵部件壽命長,維護(hù)周期間隔久,大幅降低備件消耗與維護(hù)成本。
綠色節(jié)能:優(yōu)化的氣體輸送系統(tǒng)與高效的真空泵組,顯著降低了工藝氣體和電力消耗,助力實現(xiàn)可持續(xù)的綠色制造。
產(chǎn)品應(yīng)用
SPV 12D PECVD設(shè)備可廣泛應(yīng)用于集成電路邏輯芯片(FinFET、GAA)、存儲芯片(3D NAND, DRAM)、圖像傳感器(CIS)、微機(jī)電系統(tǒng)(MEMS)、功率半導(dǎo)體與先進(jìn)封裝等領(lǐng)域,可沉積 SiO2、SiN、TEOS、SiON、SiOC、FSG、 BPSG、PSG 等通用介質(zhì)薄膜材料,以及Low k等先進(jìn)介質(zhì)薄膜材料,為各類半導(dǎo)體產(chǎn)品提供關(guān)鍵的薄膜工藝支持。

二、設(shè)備工藝概述

機(jī)臺型號:SERIC Plasma SPV 12D
制造商:AMTE
適用材料:SiO2、SiN、SiON、SiOC、FSG、 BPSG、PSG 等通用介質(zhì)薄膜材料,以及LoK-Ⅰ、 LoK-Ⅱ等先進(jìn)介質(zhì)薄膜材料。
適用領(lǐng)域:集成電路邏輯芯片(FinFET、GAA)、存儲芯片(3D NAND, DRAM)、圖像傳感器(CIS)、微機(jī)電系統(tǒng)(MEMS)、功率半導(dǎo)體與先進(jìn)封裝等領(lǐng)域。
三、工藝流程概述
樣品信息與需求
1、樣品信息
樣品名稱:12 inch bare-Si
2、薄膜目標(biāo)要求
薄膜類型:SiN-UV6K
均勻性:<3%
低H含量(Atoms%):客戶樣品Si-H(3.49%)、N-H(13.48%)、Total(16.97%)
PECVD工藝參數(shù)設(shè)計
RF Power(HF/LF):200~2000W/50~200W,影響Plasma密度和能量
Pressure:2~4Torr,影響Plasma密度、均勻性
Gas Ratio:SiH4:NH3:N2O?~1:0.8:45,影響致密性、化學(xué)原子比
Spacing:18~22mm,影響均勻性和沉積速率
Temperature:390~410°C,影響沉積速率、致密性、均勻性
薄膜沉積步驟
腔室Go Clean
利用遠(yuǎn)程等離子體清潔裝置對腔體進(jìn)行清潔,隨后在腔體內(nèi)沉積一層薄膜,以提供穩(wěn)定工藝的初始環(huán)境。
晶圓傳輸
通過全自動機(jī)械手進(jìn)行晶圓傳輸。
薄膜沉積
Step1:預(yù)熱。
Step2:穩(wěn)定工藝氣體流量和腔體壓力。
Step3:進(jìn)行主沉積步驟。
Step4:吹掃剩余氣體和副產(chǎn)物,抽空腔體。
均勻性分析

XPS H含量分析

四、工藝結(jié)果與結(jié)論
本次工藝案例旨在滿足高均一性,低H含量的SiN薄膜沉積需求,相關(guān)表征測試結(jié)果如下:
工藝效果評估
基于當(dāng)前設(shè)定的射頻功率、氣體配比、腔室壓力、Gap值等工藝參數(shù),所沉積SiN薄膜達(dá)到預(yù)期效果,具體包括:
均一性:橢偏儀測試結(jié)果表明,制備的SiN薄膜均一性為0.8%,滿足客戶技術(shù)要求(<3%)。
薄膜H含量:XPS表征結(jié)果顯示,制備的SiN薄膜Si-H/N-H/Total H含量分別為2.29%、11.291%、13.582%,均優(yōu)于客戶提供的標(biāo)準(zhǔn)樣品的3.49%、13.482%、16.974%。
結(jié)論
以上結(jié)果表明AMTE SPV 12D 12英寸PECVD設(shè)備,在高均一性、高質(zhì)量薄膜沉積工藝上展現(xiàn)出優(yōu)異性能,為先進(jìn)制程半導(dǎo)體制造對器件性能一致性與穩(wěn)定性的高要求提供了可靠保障。
總結(jié)
SERIC Plasma SPV 12D設(shè)備已在12英寸半導(dǎo)體制造產(chǎn)線上達(dá)到工藝要求。通過技術(shù)創(chuàng)新、市場驗證和政策支持,突破半導(dǎo)體設(shè)備關(guān)鍵核心技術(shù),推動國產(chǎn)化替代,逐步縮小與國際領(lǐng)先水平的差距,為半導(dǎo)體產(chǎn)業(yè)國產(chǎn)化貢獻(xiàn)力量。未來,隨著技術(shù)的不斷突破和市場需求的增長,AMTE設(shè)備將迎來更廣闊的發(fā)展空間。(此文出自見道官網(wǎng)m.winenet.cn未經(jīng)允許不得轉(zhuǎn)載否則必究,轉(zhuǎn)載請注明見道網(wǎng)+原文鏈接)見道網(wǎng)企業(yè)宣傳欄目編輯/程麗婷
評論
寫點(diǎn)什么吧~